軟件無(wú)線電中通常采用的ADC和DAC的結(jié)構(gòu)包括以下4種類型:

　　（1）并行結(jié)構(gòu)，包括Flash-ADC和串狀DAC；

　?。?）分段結(jié)構(gòu)，包括折疊內(nèi)插ADC和“分段”梯形DAC；

　　（3）迭代結(jié)構(gòu)，包括分區(qū)ADC、流水線型ADC、逐次逼近型ADC；

　?。?）Σ-△結(jié)構(gòu)，包括Σ-△ADC和DAC。

　　下面以ADC為例對(duì)以上幾種結(jié)構(gòu)進(jìn)行介紹。

　　1．并行結(jié)構(gòu)

　　并行結(jié)構(gòu)的數(shù)據(jù)轉(zhuǎn)換器的基本思想是:同時(shí)比較待轉(zhuǎn)換的信號(hào)電平與所有級(jí)別的量化電平之間的關(guān)系，在模擬信號(hào)和數(shù)字信號(hào)之間相互轉(zhuǎn)換。并行結(jié)構(gòu)所對(duì)應(yīng)的A/D和D/A轉(zhuǎn)換器件分別為Flash-ADC和串狀DAC。

　　Flash-ADC內(nèi)含一列并聯(lián)比較器，一列由電阻分壓器產(chǎn)生的電平作為相應(yīng)的比較器的基準(zhǔn)電壓。被轉(zhuǎn)換的模擬電壓信號(hào)同時(shí)加到全部比較器上，各比較器的輸出經(jīng)編碼后作為ADC的輸出，如圖2.12所示。

　　一個(gè)分辨率為N（bit）的Flash-ADC含有2N個(gè)精密電阻，2N?1個(gè)高速比較器；分辨率每增加1bit，需要增加2N個(gè)精密電阻和2N個(gè)高速比較器，這會(huì)大大增加集成的復(fù)雜度和器件功耗。因此一般Flash-ADC的分辨率無(wú)法達(dá)到很高。

　　串狀DAC是實(shí)現(xiàn)Flash-ADC的逆操作，因使用電阻串來(lái)構(gòu)造參考電壓而得名，在有的書(shū)中也被稱為開(kāi)爾文分配器。串狀DAC依靠待轉(zhuǎn)換數(shù)據(jù)來(lái)控制一組開(kāi)關(guān)，以產(chǎn)生合適的電流通過(guò)精密電阻，從而產(chǎn)生合適的模擬信號(hào)電壓。

　　并行結(jié)構(gòu)只需要一級(jí)模擬電路，因此具有設(shè)計(jì)簡(jiǎn)單，轉(zhuǎn)換時(shí)間短，速度快的優(yōu)點(diǎn)，在所有可能的結(jié)構(gòu)中提供最快的數(shù)據(jù)轉(zhuǎn)換。在分辨率要求較低的情況下，F(xiàn)lash-ADC和串狀DAC兩種結(jié)構(gòu)都容易采用超大規(guī)模集成電路（VLSI）進(jìn)行設(shè)計(jì)。然而，由于比較器（或開(kāi)關(guān)）和精密電阻的數(shù)量隨著轉(zhuǎn)換器的分辨率呈指數(shù)增長(zhǎng)，F(xiàn)lash-ADC和串狀DAC的芯片面積和功耗也隨之呈指數(shù)增長(zhǎng)。

　　A06B-0078-B103

　　A06B-0077-B103

　　A06B-0075-B403

　　A06B-0075-B303

　　A06B-0075-B203

　　A06B-0075-B103

　　A06B-0075-B003

　　A06B-0063-B403

　　A06B-0063-B303

　　A06B-0063-B203

　　A06B-0063-B103

　　A06B-0063-B003

　　A06B-0062-B103

　　A06B-0061-B403

　　A06B-0041-B605#S042

　　A06B-0034-B675

　　A06B-0034-B175#7008

　　A06B-0034-B175

　　A06B-0034-B077

　　A06B-0034-B075#0008

　　A06B-0034-B075

　　A06B-0034-B007

　　A06B-0033-B075#7000

　　A06B-0032-B675

　　A06B-0032-B575

　　A06B-0032-B075#7000

　　A06B-0027-B100

　　A06B-0016-B503

　　A06B-0016-B203#0100

　　A06B-0015-B403

　　A05B-2518-C202#EMH

　　A02B-0166-B501

　　A02B-0098-B541

　　A02B-0098-B511